 |
(ÁÖ)½ºÇÉÅÚ·¹ÄÞÀº ´Ù³â°£ ½×¾Æ¿Â µðÁöÅÐ Åë½Å½ÅÈ£ 󸮱â¼ú°ú ½Ã½ºÅÛ ¼³°è ±â¼úÀ» ¹ÙÅÁÀ¸·Î ¸¹Àº ±â¼ú¿ë¿ªµµ ¼öÇàÇÏ¿´½À´Ï´Ù.
ƯÈ÷ FPGA¸¦ ÀÌ¿ëÇÑ °í¼ÓÀÇ ½Åȣó¸® ±â¼ú°ú DSP¸¦ ÀÌ¿ëÇÑ ¾Ë°í¸®Áò ó¸® ±â¼úÀº ´ç»çÀÇ Æ¯ÈµÈ ±â¼ú·Î¼ ¼ö¿äÀÚ°¡ ¿ä±¸ÇÏ´Â »çÇ׿¡ ´ëÇØ ¸¸Á·ÇÒ ¸¸ÇÑ ÃÖ°íÀÇ ¼ºñ½º¸¦ Á¦°øÇØ µå¸®°Ú½À´Ï´Ù.
¹«¼±¸ðµ© ¼³°è, ½Åȣó¸® ±â¼ú·ÎºÎÅÍ ½Ã½ºÅÛ ¼³°è±îÁö ¾î¶°ÇÑ ¹®Á¦À̵ç ÀúÈñ (ÁÖ)½ºÇÉÅÚ·¹ÄÞ°ú »óÀÇÇØ ÁֽʽÿÀ. ±Í»çÀÇ µçµçÇÑ ÆÄÆ®³Ê°¡ µÇ¾î µå¸± °ÍÀ» ¾à¼Óµå¸³´Ï´Ù. |
|